Công nghệ EMIB-T của Intel, ban đầu được công bố tại sự kiện Intel Direct Connect vào tháng trước, là sự kết hợp các kết nối dẫn điện xuyên die silicon (TSVs – Through Silicon Vias) vào công nghệ EMIB đã được sử dụng rộng rãi, một cầu silicon nhúng trong đế substrate của cả package bán dẫn, cung cấp đường dẫn dữ liệu và đường dẫn điện giữa các chiplet/die.

Phiên bản kế tiếp của EMIB nâng cao các chỉ số hiệu quả cung cấp điện quan trọng cho package bán dẫn, và tăng tốc độ giao tiếp giữa các die bán dẫn. EMIB-T có thể được sử dụng để cung cấp năng lượng hiệu quả hơn cho các thành phần tính toán và bộ nhớ. Trong khi kết nối EMIB cũ gặp khó khăn với sự sụt áp cao do đường dẫn cung cấp điện cố định 1 đầu, EMIB-T tận dụng kết nối TSVs để cung cấp điện từ phía dưới package bán dẫn thông qua các cầu nối TSV, tạo ra một đường dẫn trực tiếp, có điện trở thấp để cung cấp năng lượng rất quan trọng cho việc tích hợp HBM4/4e.

Đương nhiên, việc sử dụng TSVs cũng tăng băng thông giao tiếp giữa các die, cho phép tích hợp các gói bộ nhớ HBM4/4e tốc độ cao và sử dụng kết nối UCIe-A để tăng tốc độ truyền dữ liệu lên 32 Gbps hoặc cao hơn. Việc định tuyến điện năng và tín hiệu qua cùng một giao diện giới thiệu ‘nhiễu’ trong đường dẫn tín hiệu, nhưng Intel đã tích hợp các tụ MIM công suất cao vào cầu để giúp đảm bảo tín hiệu liên lạc nhất quán.

EMIB-T cũng cho phép kích thước gói chip bán dẫn lớn hơn nhiều, 120x180mm, và hỗ trợ hơn 38 cầu nối và hơn 12 die trong một gói chip lớn. Ngoài ra, thế hệ EMIB đầu tiên đã cho phép khoảng cách bump ở mức 55 micron, một chỉ số mật độ kết nối quan trọng, trong khi thế hệ EMIB thứ hai giảm xuống còn khoảng cách 45 micron.

Bài thuyết trình của Intel trình bày thiết kế EMIB-T với khoảng cách 45 micron, nhưng họ lưu ý rằng công nghệ mới hỗ trợ tạo ra những cầu nối dưới 45 micron, cho biết phiên bản kế tiếp sẽ sớm đạt đến ngưỡng 35 micron và các kỹ sư Intel đang phát triển các đường dẫn khoảng cách 25 micron. Intel vẫn chưa chia sẻ các chỉ số hiệu quả tiêu thụ điện picojoules-per-bit (pJ/bit). EMIB-T cũng tương thích với cả substrate gốc hữu cơ hoặc thủy tinh, với vật liệu substrate thủy tinh là một hướng đi chiến lược quan trọng cho các nỗ lực đóng gói chip bán dẫn trong tương lai của Intel.

Cuộc cách mạng AI đang thúc đẩy kích thước gói chip bán dẫn đạt đến những giới hạn mới, và điều đó đi kèm với sự gia tăng tiêu thụ điện năng, gây ra những thách thức làm mát rất khó để giải quyết. Intel cũng công bố một kỹ thuật tản nhiệt phân tán mới chia tấm tản nhiệt thành một tấm phẳng và một bộ phận gia cố để cải thiện khả năng ghép nối giữa tấm tản nhiệt và vật liệu truyền nhiệt (TIM) nằm giữa tấm tản nhiệt và die bên dưới.

Ngoài các lợi ích khác, kỹ thuật này giúp giảm 25% khoảng trống trong sự ghép nối TIM bằng thiếc hàn.