Một chi tiết cần nhắc lại là N2 là dây chuyền đầu tiên áp dụng kỹ thuật GAAFET của TSMC, rất khác so với kỹ thuật FinFET đang được áp dụng cho N3. Vì thế sẽ có không ít trở ngại khi chuyển đổi. Samsung là công ty đầu tiên áp dụng GAAFET trên 3 nm và hiệu suất không mấy khả quan.

Sau 2 năm, Samsung đã hoàn tất mẫu SoC 3 nm đầu tiên

Tuy là hãng bán dẫn đầu tiên áp dụng công nghệ GAAFET (gate-all-around) vào sản xuất nhưng cho tới nay, Samsung chưa làm ra con chip cao cấp nào cho chính mình bằng công nghệ trên.

Theo thông tin của Synopsys (hãng cung cấp phần mềm thiết kế chip)…

Hiện tại, các chi tiết transistor GAAFET của TSMC đang đạt 90% mức hiệu năng được kỳ vọng. Còn hiệu suất các chip SRAM 265 Mb (32 MB) đã vượt 80%, tuỳ theo lô sản phẩm. Trước đó, hồi tháng 3 này, hiệu suất SRAM vào khoảng 70%. Còn tầm giờ này năm ngoái, nó mới ở mức 35%. Hiện tại hiệu năng các mạch điện đã cho phép đạt tần số hoạt động cao hơn trước nhưng mức tiêu thụ điện vẫn được giữ nguyên.

Các khách hàng của TSMC hiện rất quan tâm tới dây chuyền GAAFET này. Số lượng mẫu thiết kế cuối (tape-out) mới được đặt hàng cho N2 đã nhiều gấp đôi so với node N5 (lúc vừa ra mắt). Điều này cho thấy mức độ cạnh tranh dữ dội giữa các công ty như Apple, AMD, NVIDIA, Qualcomm… khi ai cũng muốn chiếm lĩnh thị phần trước tiên.

TSMC sẽ sản xuất thử nghiệm chip 2 nm GAAFET vào cuối 2024

Nếu mọi chuyện diễn ra tốt đẹp sau khi thử nghiệm, việc sản xuất hàng loạt theo quy mô công nghiệp sẽ diễn ra vào Q2 2025 tới. Điều đó tức là năm sau, chúng ta hoàn toàn có thể thấy được những thành phẩm bán dẫn GAAFET do TSMC cung cấp trên tiến…

Ngoài ra, TSMC cho biết sang 2026, công ty này sẽ giới thiệu tiếp node N2P. So với node N3E, N2P dự kiến cho phép xung nhịp tăng 15 ~ 20%, hoặc giảm tiêu thụ điện 30 ~ 40%, đồng thời gia tăng mật độ transistor gấp 1.15 lần. N2P sẽ không áp dụng BSPDN mà sẽ dành cho node A16 kế sau đó.

TSMC 2024 Technology Symposium